# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-349640

(43) Date of publication of application: 04.12.1992

(51)Int.Cl.

H01L 21/60

(21)Application number: 03-152587

(71)Applicant: RICOH CO LTD

(22) Date of filing: 27.05.1991

(72)Inventor: YOSHII KOJI


# (54) ANALOG-DIGITAL HYBRID INTEGRATED CIRCUIT DEVICE PACKAGE

(57) Abstract:

PURPOSE: To avoid crosstalk of a noise from a digital-

circuit to an analog circuit efficiently.

CONSTITUTION: The analog pads 22a and the digital pads 22d of an IC chip 20A are arranged in different regions which are separated from each other on the circumferential part of the chip. A grounding pad 24 and a power supply pad 26 are provided on the center part of the chip 20A. The grounding pad 24 is connected to a lead 32 with a wire 36 and the power supply pad 26 is connected to a lead 36 with a wire 38. With this constitution, an analog region and a digital region are separated from each other by the low impedance grounding wire 36 and power supply wire 38, so that capacitance couplings between digital wires and analog wires can be eliminated.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平4-349640

(43)公開日 平成4年(1992)12月4日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 21/60

301 N 6918-4M

## 審査請求 未請求 請求項の数4(全 5 頁)

(21)出願番号 特顯平3-152587 (71)出題人 000006747

株式会社リコー

(22)出願日 平成3年(1991)5月27日 東京都大田区中馬込1丁目3番6号

(72)発明者 吉井 宏治

東京都大田区中馬込1丁目3番6号 株式

会社リコー内


(74)代理人 弁理士 野口 繁雄

(54). 【発明の名称】 アナログ・デジタル混在集積回路装置実装体

### (57)【要約】

【目的】 デジタル回路からアナログ回路へのノイズの 飛込みを有効に防ぐ。

【構成】 ICチップ20Aには周辺部でアナログ用バ ッド22aとデジタル用パッド22dとが異なる領域に 分離されて配列され、中央部にはグランド用パッド24 と電源用パッド26とが配置されている。グランド用パ ッド24とリード32の間がワイヤ36で接続され、電 源用パッド26とリード34の間がワイヤ38で接続さ れることにより、低インピーダンスのグランド用ワイヤ 36と電源用ワイヤ38がアナログ領域とデジタル領域 の間を分離し、デジタル用ワイヤとアナログ用ワイヤと の間の容量結合を防いでいる。



#### 【特許請求の範囲】

【請求項1】 アナログ回路とデジタル回路が混在する 半導体集積回路装置チップのポンディングパッドがチッ プ周辺部でアナログ回路用とデジタル回路用に領域が分 かれて配置され、前記半導体集積回路装置チップの中央 部にはグランド用ポンディングパッドと電源用ポンディ ングパッドが配置されており、アナログ回路用ポンディ ングパッドとデジタル回路用ポンディングパッドはそれ ぞれの隣接リードにワイヤにより接続されており、前配 ッドはアナログ回路用リード領域とデジタル回路用リー ド領域の間のリードにワイヤにより接続されてグランド 用ワイヤと電源用ワイヤによりアナログ用ワイヤ領域と デジタル用ワイヤ領域の間を分離しているアナログ・デ ジタル混在集積回路装置実装体。

【請求項2】 アナログ回路とデジタル回路が混在する 半導体集積回路装置チップのポンディングパッドがチッ プ周辺部でアナログ回路用とデジタル回路用に領域が分 かれて配置され、チップ周辺部でアナログ用ポンディン グパッド領域とデジタル用ポンディングパッド領域の間 20 により組み立てた実装体に関するものである。 の中間領域にはグランド用ポンディングパッドと電源用 ポンディングパッドのうちの少なくとも一方が配置され ており、アナログ回路用ポンディングパッドとデジタル 回路用ポンディングパッドはそれぞれの隣接リードにワ イヤにより接続されており、前配グランド用ポンディン グパッド又は電源用ポンディングパッドがそのポンディ ングパッドがあるチップの辺と異なる辺倒の中間領域に 隣接するリードにワイヤにより接続されてそのワイヤに よりアナログ用ワイヤ領域とデジタル用ワイヤ領域の間 装体.

【鯖求項3】 アナログ回路とデジタル回路が混在する 半導体集積回路装置チップのポンディングパッドがチッ プ周辺部でアナログ回路用とデジタル回路用に領域が分 かれて配置され、グランド用ポンディングパッド又は電 **源用ポンディングパッドがチップ周辺部でアナログ用ボ** ンディングパッド領域とデジタル用ポンディングパッド 領域の間の2つの中間領域に配置されており、アナログ 回路用ポンディングパッドとデジタル回路用ポンディン れており、前配2つの中間領域に配置されたグランド用 ボンディングバッド又は電源用ポンディングバッド間が ワイヤにより接続され、かつリードにもワイヤにより接 続されているとともに、前配2つの中間領域に配置され たグランド用ポンディングパッド又は電源用ポンディン グパッド間を結ぶワイヤによりアナログ用ワイヤ領域と デジタル用ワイヤ領域の間を分離しているアナログ・デ ジタル混在集積回路装置実装体。

【請求項4】 アナログ回路とデジタル回路が混在する 半導体集積回路装置チップのポンディングパッドがチッ 50

プ周辺部でアナログ回路用とデジタル回路用に領域が分 かれて配置され、チップ周辺部でアナログ用ポンディン グパッド領域とデジタル用ポンディングパッド領域の間 の中間領域にはグランド用ポンディングパッドと電源用 ボンディングパッドのうちの少なくとも一方が配置され ており、アナログ回路用ポンディングパッドとデジタル 回路用ポンディングパッドはそれぞれの隣接リードにワ イヤにより接続されており、前記グランド用ポンディン グパッド又は電源用ポンディングパッドは隣接するリー グランド用ポンディングパッドと電源用ポンディングパ 10 ドにワイヤにより接続されているとともに、そのリード が異なる辺側の中間領域に隣接するリードにワイヤによ り接続されて、そのリード間を結ぶワイヤによりアナロ グ用ワイヤ領域とデジタル用ワイヤ領域の間を分離して いるアナログ・デジタル混在集積回路装置実装体。

2

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は1つの半導体チップにア ナログ回路とデジタル回路が混在する半導体集積回路装 置(以下、ICという)チップをワイヤボンディング法

[0002]

【従来の技術】アナログ回路とデジタル回路が混在する ICチップとリードフレームのリードとの間にワイヤに よりポンディングを施し、又は基板のリードとの間にワ イヤによりポンディングを施して実装したものは、例え ば図5に示されるようになる。 I Cチップ2の周辺部に はポンディングバッドが配置されているが、それらのボ ンディングパッドのうち、アナログ回路用ポンディング パッド4aとデジタル回路用ポンディングパッド4dは を分離しているアナログ・デジタル混在集積回路装置実 30 それぞれの領域に分離されて配置され、両領域の中間領 域にはグランド用ポンディングパッド6と電源用ポンデ ィングパッド8が配置されている。各ポンディングパッ ドはリードフレームやプリント基板の隣接するリード1 0との間にワイヤ12によって接続がなされ、グランド 用ポンディングパッド6と電源用ポンディングパッド8 もそれぞれの隣接するリード14,16との間にワイヤ によって接続がなされる。

[0003]

【発明が解決しようとする課題】アナログ回路とデジタ グパッドはそれぞれの隣接リードにワイヤにより接続さ 40 ル回路が混在するICチップの場合、デジタル回路倒か らアナログ回路へのノイズの飛込みを如何に防ぐかとい うことが常に課題となる。ノイズの飛込み経路として は、スパイク状の電源変動による電源電位やグランド電 位の変動によるもの、接合や配線の重なりで容量結合を 起こすもの、パッケージや基板へのワイヤどおしの容量 結合によるものなどが挙げられている。本発明は最後の リードフレームや基板へのワイヤどおしの容量結合によ るデジタル回路からアナログ回路へのノイズの飛込みを 防ぐためのものである。

【0004】従来のノイズ飛込みの防止手段としては、

デジタル端子とアナログ端子を領域別に分離し、両領域 間の中間領域に電源やグランドなどの低インピーダンス の端子を配置するなどの、いわゆる端子配置決定時の留 意事項によってデジタル端子からアナログ端子へのノイ ズの飛込みを防止している。しかし、図5の場合にはグ ランド用リード14や電源用リード16を挟む形になっ ている端子間では相当のノイズ飛込み低減効果が期待で きるが、グランド用リード14や電源用リード16が配 列されている辺と異なる辺に配列されている端子間では はデジタル回路からアナログ回路へのノイズの飛込みを 有効に防いだIC実装体を提供することを目的とするも のである。

#### [0005]

【課題を解決するための手段】本発明では、アナログ回 路とデジタル回路が混在するICチップのポンディング パッドがチップ周辺部でアナログ回路用とデジタル回路 用に領域が分かれて配置されている。第1の態様では I Cチップの中央部にグランド用ポンディングパッドと電 路用ポンディングパッドとデジタル回路用ポンディング パッドはそれぞれの隣接リードにワイヤにより接続され ており、グランド用ポンディングパッドと電源用ポンデ ィングパッドはアナログ回路用リード領域とデジタル回 路用リード領域の間のリードにワイヤにより接続され て、グランド用ワイヤと電源用ワイヤによりアナログ用 ワイヤ領域とデジタル用ワイヤ領域の間を分離してい

【0006】第2の態様では、チップ周辺部でアナログ ッド領域の間の中間領域にグランド用ポンディングパッ ドと電源用ポンディングパッドのうちの少なくとも一方 が配置されており、アナログ回路用ポンディングパッド とデジタル回路用ポンディングパッドはそれぞれの隣接 リードにワイヤにより接続されており、前記グランド用 ポンディングパッド又は電源用ポンディングパッドがそ のポンディングパッドがあるチップの辺と異なる辺側の 中間領域に隣接するリードにワイヤにより接続されて、 そのワイヤによりアナログ用ワイヤ領域とデジタル用ワ イヤ領域の間を分離している。

【0007】第3の態様では、グランド用ポンディング パッド又は電源用ポンディングパッドがチップ周辺部で アナログ用ポンディングパッド領域とデジタル用ポンデ ィングパッド領域の間の2つの中間領域に配置されてお り、アナログ回路用ポンディングパッドとデジタル回路 用ポンディングパッドはそれぞれの隣接リードにワイヤ により接続されており、前配2つの中間領域に配置され たグランド用ポンディングパッド又は電源用ポンディン グパッド間がワイヤにより接続され、かつリードにもワ イヤにより接続されているとともに、前配2つの中間領 50 いる。電源用ポンディングバッド26は隣接するリード

域に配置されたグランド用ポンディングパッド又は電源 用ポンディングパッド間を結ぶワイヤにより、アナログ 用ワイヤ領域とデジタル用ワイヤ領域の間を分離してい る。

【0008】第4の態様では、チップ周辺部でアナログ 用ポンディングパッド領域とデジタル用ポンディングパ ッド領域の間の中間領域にグランド用ポンディングパッ ドと電源用ポンディングパッドのうちの少なくとも一方 が配置されており、アナログ回路用ポンディングパッド ノイズの飛込みを低減する効果は十分ではない。本発明 10 とデジタル回路用ポンディングパッドはそれぞれの隣接 リードにワイヤにより接続されており、前配グランド用 ポンディングパッド又は電源用ポンディングパッドは隣 接するリードにワイヤにより接続されているとともに、 そのリードが異なる辺倒の中間領域に隣接するリードに ワイヤにより接続されて、そのリード間を結ぶワイヤに より、アナログ用ワイヤ領域とデジタル用ワイヤ領域の 間を分離している。

#### [0009]

【実施例】図1は第1の実施例を表わす。アナログ回路 源用ポンディングパッドが配置されており、アナログ回 20 とデジタル回路が混在するICチップ20Aには、アナ ログ用ポンディングパッド22aとデジタル用ポンディ ングパッド22dとが異なる領域に分離されて配列され ている。 ICチップ20Aの中央部にはグランド用ポン ディングパッド24と電源用ポンディングパッド26と が配置されている。28はリードフレームのリードであ り、ポンディングパッド22a,22dとリード28の 間はワイヤ30により接続されている。リード28もI Cチップ20Aのポンディングパッドの配列に対応して アナログ端子用とデジタル端子用で分離されて配置され 用ポンディングパッド領域とデジタル用ポンディングパ 30 ており、両領域の中間領域にはグランド用リード32と 電源用リード34が配置されている。グランド用ポンデ ィングパッド24とリード32の間がワイヤ36で接続 され、電源用ポンディングパッド26とリード34の間 がワイヤ38で接続されている。低インピーダンスのグ ランド用ワイヤ36と低インピーダンスの電源用ワイヤ 3 8 がアナログ領域とデジタル領域の間を分離してお り、デジタル用ワイヤとアナログ用ワイヤとの間の容量 結合を防いでいる。

> 【0010】図2は第2の実施例を表わす。図2ではI 40 Cチップ20Bのボンディングパッドは、アナログ回路 用22aとデジタル回路用22dが異なる領域に分離さ れて配列されているとともに、両領域間の中間領域の1 つには辺に沿ってグランド用ポンディングパッド24と 電源用ポンディングパッド26がともに配置されてい る。アナログ回路用ポンディングパッド22aとデジタ ル回路用ポンディングパッド22dはそれぞれに隣接す るリード28にワイヤ30で接続されており、一方、グ ランド用ポンディングパッド24は反対側の辺に隣接す るグランド用リード32にワイヤ36により接続されて

5

34に接続されている。図2の例では低インピーダンスのグランド用ワイヤ36がポンディングパッド24からそのポンディングパッド24が存在する辺と対向する辺倒のリード32に接続されることにより、そのワイヤ36がアナログ回路領域とデジタル回路領域を分離してノイズの飛込みを防止している。

【0011】図3は第3の実施例を表わす。図3では1 Cチップ20Cでアナログ用ポンディングパッド22a 領域とデジタル用ポンディングパッド22d領域の間の 一方の中間領域には辺に沿ってグランド用ポンディング パッド24が配置され、他方の中間領域には辺に沿って グランド用ポンディングパッド24と電源用ポンディン グパッド26が配置されている。各ポンディングパッド は隣接するリードにワイヤにより接続されているが、特 にグランド用ポンディングパッド24,24間にはワイ ヤ40によるポンディングがなされている。図3では低 インピーダンスのグランド用ワイヤ40によりアナログ 領域とデジタル領域が分離されてノイズの飛込みが防が れる。

【0012】図4は第4の実施例を表わす。図4で、I 20 Cチップ20Dではアナログ用ポンディングパッド22 aとデジタル用ポンディングパッド22dの領域の間の一方の中間領域には辺に沿ってグランド用ポンディングパッド24が配置され、他方の中間領域には辺に沿って電源用ポンディングパッド26が配置されている。各ポンディングパッドは隣接するリードにワイヤポンディングされているが、特にグランド用リード32は異なる辺に隣接するグランド用リード42をさらに有し、リード32と42の間がワイヤ44によってポンディングされている。図4では低インピーダンスのグランド用ワイヤ 3044によりアナログ回路とデジタル回路が分離されてお

り、ノイズの飛込みが防止されている。

#### [0013]

【発明の効果】本発明ではいずれもアナログ端子とデジタル端子の間を低インピーダンスのグランド用ワイヤ及び電源用ワイヤ又はその何れかが横切っているため、アナログ端子とデジタル端子間の容量結合が抑えられている。これにより、デジタル回路からアナログ回路へのノイズの飛込みが低減され、デジタル回路と高精度なアナログ回路を1チップに混在しても誤動作を防ぐことができる。

6

### 【図面の簡単な説明】

【図1】第1の実施例を示す斜視図である。

【図2】第2の実施例を示す斜視図である。

【図3】第3の実施例を示す斜視図である。


【図4】第4の実施例を示す斜視図である。

【図5】従来の実装体を示す斜視図である。


#### 【符号の説明】

	20A~20D	I Cチップ
	2 2 a	アナログ回路用ポンディング
0	パッド	
	2 2 d	デジタル回路用ポンディング
	パッド	
	2 4	グランド用ポンディングパッ
	۴	
	2 6	電源用ポンディングパッド
	2 8	回路用リード
	3 0	回路用ワイヤ
	32, 42	グランド用リード
	3 4	電源用リード
0	36, 40, 44	グランド用ワイヤ
	3 8	電源用ワイヤ

【図1】




[図2]




(5)

特開平4-349640

【図3】



【図4】



[図5]

